

日 本 国 特 許 庁  
PATENT OFFICE  
JAPANESE GOVERNMENT

J1040 U.S. PTO  
09/803509  
03/09/01

別紙添付の書類に記載されている事項は下記の出願書類に記載されて  
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed  
with this Office.

出 願 年 月 日  
Date of Application:

2000年 9月28日

願 番 号  
Application Number:

特願2000-297524

願 人  
Applicant(s):


シャープ株式会社

CERTIFIED COPY OF  
PRIORITY DOCUMENT

2001年 1月19日

特許庁長官  
Commissioner,  
Patent Office

及 川 耕 造



出証番号 出証特2000-3112548

【書類名】 特許願

【整理番号】 00J03002

【提出日】 平成12年 9月28日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 G02F 1/133

【発明の名称】 アクティブマトリクス基板

【請求項の数】 8

【発明者】

    【住所又は居所】 大阪府大阪市阿倍野区長池町 2 2 番 2 2 号 シャープ株式会社内

    【氏名】 永田 尚志

【発明者】

    【住所又は居所】 大阪府大阪市阿倍野区長池町 2 2 番 2 2 号 シャープ株式会社内

    【氏名】 野口 登

【特許出願人】

    【識別番号】 000005049

    【氏名又は名称】 シャープ株式会社

【代理人】

    【識別番号】 100080034

    【弁理士】

    【氏名又は名称】 原 謙三

    【電話番号】 06-6351-4384

【手数料の表示】

    【予納台帳番号】 003229

    【納付金額】 21,000円

【提出物件の目録】

    【物件名】 明細書 1

    【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9003082

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 アクティブマトリクス基板

【特許請求の範囲】

【請求項 1】

複数の画素電極のそれぞれに接続される画素スイッチング素子と、上記画素スイッチング素子を駆動する複数の走査線と、上記画素スイッチング素子を介してデータ信号を上記画素電極に印加する複数の信号線と、上記信号線に上記データ信号を供給して信号線の電圧を極性反転させる信号入力部とを備え、一水平期間内で上記データ信号が供給される時期によって上記信号線がブロック分けされており、上記信号入力部からのデータ信号を上記各ブロックへ分岐させる信号線分岐部と、導通・非導通を切り替えられることによって上記信号線分岐部から上記各信号線へのデータ信号の供給をオンオフする信号線スイッチング素子と、上記ブロックごとに設けられ、上記信号線スイッチング素子に導通信号を供給して、上記信号線スイッチング素子の導通・非導通を、上記データ信号の供給時期に従って上記ブロックごとに切り替える制御配線とを有するアクティブマトリクス基板において、

少なくとも 2 つの互いに隣接したブロックの少なくとも一方について、一水平期間内で自ブロックの制御配線よりも隣接ブロックの制御配線のほうが先に上記データ信号を供給されるブロックについて、隣接ブロックとの境界線上の自ブロック内の信号線が、自ブロックの上記制御配線とは異なる別の補助制御配線により補助導通信号の供給を受けて制御される、自ブロックの上記制御配線により制御される上記信号線スイッチング素子とは異なる別の補助信号線スイッチング素子によって、一水平期間内で上記隣接ブロックへのデータ信号供給終了より前に、予行として、自ブロックの信号線の電圧を極性反転させる予行極性反転信号の供給を受けることを特徴とするアクティブマトリクス基板。

【請求項 2】

少なくとも 2 つの互いに隣接したブロックでブロックの境界線上にある両方の信号線が、上記各補助信号線スイッチング素子を介して互いに同一の上記予行極性反転信号の供給を受けており、

一水平期間内で、上記隣接ブロックのうち、データ信号供給開始が早いほうのブロックの信号線へのデータ信号供給開始までに、上記予行極性反転信号の供給が終了することを特徴とする請求項 1 記載のアクティブマトリクス基板。

【請求項 3】

上記補助制御配線は、水平期間において自ブロックの制御配線よりも先に導通信号を供給される他ブロックの制御配線であることを特徴とする請求項 1 記載のアクティブマトリクス基板。

【請求項 4】

上記補助制御配線は、水平期間において自ブロックの制御配線よりも先に導通信号を供給される、隣接ブロックの制御配線であることを特徴とする請求項 3 記載のアクティブマトリクス基板。

【請求項 5】

上記補助信号線スイッチング素子の、信号線と接続されていないほうの端子は、自ブロックの制御配線により制御される上記信号線スイッチング素子の、信号線と接続されていないほうの端子が接続されているのと同じの信号入力部に電気的に接続されていることを特徴とする請求項 1 ないし 4 のいずれかに記載のアクティブマトリクス基板。

【請求項 6】

上記補助信号線スイッチング素子の、信号線と接続されていないほうの端子は、ブロックをまたいだ隣接する信号線に接続された信号線スイッチング素子の、信号線と接続されていないほうの端子が接続されているのと同じの信号入力部に電気的に接続されていることを特徴とする請求項 1 ないし 4 のいずれかに記載のアクティブマトリクス基板。

【請求項 7】

上記補助信号線スイッチング素子の、信号線と接続されていないほうの端子は、上記信号線に接続された画素電極と同色を表示すべき画素にデータ信号を供給し、かつ隣接ブロックにあって上記信号線に最も近くに位置する別の信号線に接続された信号線スイッチング素子の、信号線と接続されていないほうの端子が接続されているのと同じの信号入力部に電気的に接続されていることを特徴とする

請求項 1 ないし 4 のいずれかに記載のアクティブマトリクス基板。

【請求項 8】

上記信号線スイッチング素子は、上記補助信号線スイッチング素子より、導通時に低抵抗であることを特徴とする請求項 1 ないし 7 のいずれかに記載のアクティブマトリクス基板。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、液晶表示装置などに用いられるアクティブマトリクス基板に関するものである。

【0002】

【従来の技術】

従来、液晶表示装置などに用いられるアクティブマトリクス基板においては、画素に表示信号を供給する信号線、および画素ごとに設けられたスイッチング素子を駆動する走査線を有し、これらを駆動するために信号線および走査線の本数と同数の出力端をもつように外部駆動回路を装着している。しかし、外部回路の点数を減らし、また実装にかかるコストを低減するために、IC の数を半分や 3 分の 1 に減らし、これを分岐して信号線スイッチング素子によって選択して信号供給する方法が考えられる。具体的には信号線の端部にそれぞれ信号線スイッチング素子を設け、これら素子の他端は外部回路を装着するための信号入力部と電氣的に接続されており、信号入力部と上記スイッチング素子の間には信号線分岐部が設けられている。信号線スイッチング素子の制御端には素子の導通・非導通を切り替える制御配線が複数のブロック毎に共通に接続されており、時分割で信号線に信号を供給できるようになっている。このような構造は例えば特開平 8 - 2 3 4 2 3 7 号公報に開示されており、上記効果に加えて駆動回路の単辺実装が容易であるなどの効果も記載されている。ちなみにこの引例では走査線はブロック毎に選択されるのに対し、信号線は隣接ラインをスイッチング素子で切り替える例が記載されているが、信号線をブロック毎としても効果は同様であり、かえって駆動回路の構成を単純にすることができる。

## 【 0 0 0 3 】

## 【発明が解決しようとする課題】

上記構造には、信号線と画素電極の寄生容量によってブロック切り替え時に、ブロックの境目に当たる信号線および画素が揺動を受け、境界線が視認されるという問題点があった。この原理を図 7 および図 8 によって説明する。

## 【 0 0 0 4 】

ここでは画面全体を黒表示するために、信号線駆動回路 1 の出力端  $s_1 \sim s_4$  から最大振幅の信号が供給されている場合を例に説明する。ある走査線  $g_1$  が選択されている間に、信号線スイッチング素子 (SW a 等) を導通させるために制御配線  $SW_1$  および  $SW_2$  に順に信号が送られる。まず  $SW_1$  の選択により信号線スイッチング素子 SW a、SW b が導通する。これにより信号線駆動回路 1 からの信号が信号線 a、b に供給される。走査線  $g_1$  が選択されているため、これらは画素  $A_1$ 、 $B_1$  にそれぞれ書き込まれる。このとき  $SW_2$  は選択されていないため信号線 c、d には信号は供給されない。次に  $SW_1$  が非選択になり SW a、SW b が非導通となるため、信号線 a、b および画素  $A_1$ 、 $B_1$  は保持の状態となる。そして  $SW_2$  が選択され信号線スイッチング素子 SW c、SW d が導通状態となると、信号線駆動回路 1 からの信号が信号線 c、d に供給され、走査線  $g_1$  が選択中であるため、これらは画素  $C_1$ 、 $D_1$  にそれぞれ書き込まれる。

## 【 0 0 0 5 】

今画面全体を黒表示した場合を例にとっているため、信号線 a ~ d には同一信号が供給されているが、通常は  $SW_1$  の選択と  $SW_2$  の選択の間に信号線駆動回路 1 からの信号は切り替えられる。

## 【 0 0 0 6 】

ところで、画素電極と信号線の間には寄生容量  $C_{sd}$  が存在する。図 7 には画素 B 2 部分のみの  $C_{sd}$  を記しているが、それぞれの信号線には信号線にそった画素の数だけの  $C_{sd}$  が付加されているため、実際には信号線全体の静電容量とくらべて無視できないだけの容量が存在することになる。ここで、 $SW_1$  が非選択の状態で  $SW_2$  が選択されたとき、図 8 に示すように信号線 c の電位が極性反転する。信号線 b は画素電極 (B 2 をはじめとして信号線方向の複数画素) を介

して信号線 c と容量結合しており、しかも  $SW_1$  は非選択であるため、信号線 c の極性反転によって信号線 b は少なからず電位が突き上げられる。しかもこのとき走査線  $g_1$  は選択された状態であるため、この突き上げられた電位が画素  $B_1$  に供給され、この状態のまま走査線  $g_1$  が非選択に切り替わる。

【0007】

このような動作がすべての走査線においてもたらされるため、画面全体の表示のうちで信号線 b に相当する 1 ライン分だけが他の画素よりも高い電圧が供給された形となり、より黒いラインとして視認されることになるという問題が生じてしまう。

【0008】

ちなみに  $SW_2$  が非選択で  $SW_1$  が選択された瞬間にも同様の突き上げは発生するが、走査線  $g_1$  の選択中において次のタイミングで  $SW_2$  が選択されて正しい電位に書き換えられるため、画素  $C_1$  に関しては表示上問題は生じない。また走査線  $g_1$  の非導通時の  $C_{sd}$  による揺動は画素と容量結合する信号線によって違いがあるが、表示期間全体の実効値としては差がなく、問題を生じない。

【0009】

ここでは簡単のため 2 ブロックにわけての駆動について記載したが、たとえば画面全体を 4 ブロックにわけて駆動している場合は、それぞれのブロックの境目に、あわせて 3 本の黒いラインが視認されるという問題となる。

【0010】

【課題を解決するための手段】

上記の課題を解決するため、本発明のアクティブマトリクス基板は、複数の画素電極のそれぞれに接続される画素スイッチング素子と、上記画素スイッチング素子を駆動する複数の走査線と、上記画素スイッチング素子を介してデータ信号を上記画素電極に印加する複数の信号線と、上記信号線に上記データ信号を供給して信号線の電圧を極性反転させる信号入力部とを備え、一水平期間内で上記データ信号が供給される時期によって上記信号線がブロック分けされており、上記信号入力部からのデータ信号を上記各ブロックへ分岐させる信号線分岐部と、導通・非導通を切り替えられることによって上記信号線分岐部から上記各信号線へ

のデータ信号の供給をオンオフする信号線スイッチング素子と、上記ブロックごとに設けられ、上記信号線スイッチング素子に導通信号を供給して、上記信号線スイッチング素子の導通・非導通を、上記データ信号の供給時期に従って上記ブロックごとに切り替える制御配線とを有するアクティブマトリクス基板において、少なくとも2つの互いに隣接したブロックの少なくとも一方について、一水平期間内で自ブロックの制御配線よりも隣接ブロックの制御配線のほうが先に上記データ信号を供給されるブロックについて、隣接ブロックとの境界線上の自ブロック内の信号線が、自ブロックの上記制御配線とは異なる別の補助制御配線により補助導通信号の供給を受けて制御される、自ブロックの上記制御配線により制御される上記信号線スイッチング素子とは異なる別の補助信号線スイッチング素子によって、一水平期間内で上記隣接ブロックへのデータ信号供給終了より前に、予行として、自ブロックの信号線の電圧を極性反転させる予行極性反転信号の供給を受けることを特徴としている。

## 【 0 0 1 1 】

上記の構成により、隣接ブロックとの境界線上の自ブロック内の信号線が、補助信号線スイッチング素子によって、予行として、自ブロックの信号線の電圧を極性反転する。

## 【 0 0 1 2 】

したがって、信号線を予め極性反転させることができるため、上記のように境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象がおこらない。それゆえ、ブロックの境目に周辺と同じ電位を供給したにもかかわらず周辺とは表示状態が異なるという不具合を軽減することができる。

## 【 0 0 1 3 】

また、予め決定された選択順序にしたがって各ブロックに導通信号が供給され、このときに表示上不具合が生じる信号線のみに別の信号線スイッチング素子を設ける構造である。それゆえ、不要な信号線スイッチング素子を設けない分、信号線スイッチング素子の形成領域を大きくとることができる。また、別の信号線スイッチング素子の制御配線はブロック間に各1本でよい。それゆえ、制御信号

も余計に生成しなくてよく、配線の形成もレイアウトしやすくなる。

【 0 0 1 4 】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、少なくとも2つの互いに隣接したブロックでブロックの境界線上にある両方の信号線が、上記各補助信号線スイッチング素子を介して互いに同一の上記予行極性反転信号の供給を受けており、一水平期間内で、上記隣接ブロックのうち、データ信号供給開始が早いほうのブロックの信号線へのデータ信号供給開始までに、上記予行極性反転信号の供給が終了することを特徴としている。

【 0 0 1 5 】

上記の構成により、例えば境界線上の両方の信号線に接続された補助反転データ供給線等によって、同一の上記予行極性反転信号が境界線上の両方の信号線に供給されており、一水平期間内で、上記隣接ブロックのうち、データ信号供給開始が早いほうのブロックの信号線へのデータ信号供給開始までに、上記予行極性反転信号の供給が終了する。したがって、この表示装置が画像の左右反転機能を備えている場合、すなわち画像データのスキヤニングが左右どちらからも行われ、制御配線の選択順序が入れ替わることがある場合に、どちらのブロックが先にデータ信号の供給を受けても、データ信号の供給による極性反転期間と予行の極性反転期間とが重ならない。それゆえ、上記の構成による効果に加えて、補助信号線スイッチング素子が境目の双方の信号線に設置されていることによってこの表示装置が画像の左右反転機能を備えている場合、すなわち画像データのスキヤニングが左右どちらからも行われ、制御配線の選択順序が入れ替わることがある場合でも、上記のように、ブロックの境目に周辺と同じ電位を供給したにもかかわらず周辺とは表示状態が異なるという不具合を軽減することができる。

【 0 0 1 6 】

また、このような接続の仕方によると、補助制御配線および予行極性反転信号を供給する線（補助反転データ供給線）を共通にすることができるので、配線形成領域の無駄がない。

【 0 0 1 7 】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記補助

制御配線は、水平期間において自ブロックの制御配線よりも先に導通信号を供給される他ブロックの制御配線であることを特徴としている。

## 【 0 0 1 8 】

上記の構成により、上記補助制御配線は、水平期間において自ブロックの制御配線よりも先に導通信号を供給される他ブロックの制御配線である。したがって、制御配線が補助制御配線を兼用できる。それゆえ、上記の構成による効果に加えて、外部で特殊な制御信号を生成してこれを別の信号線スイッチング素子に供給する必要がなく、制御信号生成にかかる外部回路の煩雑化や制御配線のレイアウト上の問題点も生じない。

## 【 0 0 1 9 】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記補助制御配線は、水平期間において自ブロックの制御配線よりも先に導通信号を供給される、隣接ブロックの制御配線であることを特徴としている。

## 【 0 0 2 0 】

上記の構成により、上記補助制御配線は、水平期間において自ブロックの制御配線よりも先に導通信号を供給される、隣接ブロックの制御配線である。したがって、補助制御配線と、隣接ブロックの制御配線とを兼用することができる。それゆえ、上記の構成による効果に加えて、別の信号線スイッチング素子の制御配線は隣接ブロックの制御配線を少しの距離だけ延伸するのみで済むため、パターンの配置が極めて容易である。

## 【 0 0 2 1 】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記補助信号線スイッチング素子の、信号線と接続されていないほうの端子は、自ブロックの制御配線により制御される上記信号線スイッチング素子の、信号線と接続されていないほうの端子が接続されているのと同じ信号入力部に電氣的に接続されていることを特徴としている。

## 【 0 0 2 2 】

上記の構成により、上記補助信号線スイッチング素子の、信号線と接続されていないほうの端子は、自ブロックの制御配線により制御される上記信号線スイッ

チング素子の、信号線と接続されていないほうの端子が接続されているのと同じの信号入力部に電氣的に接続されている。言い換えれば、予行極性反転信号を上記補助信号線スイッチング素子に供給する供給元（補助反転データ供給線）が、自ブロックの制御配線により制御される上記信号線スイッチング素子に接続されている上記信号入力部である。したがって、信号入力部から自ブロックに入力されるデータ信号が自ブロックの予行極性反転信号の役目を兼用することができる。それゆえ、上記の構成による効果に加えて、上記別の信号線スイッチング素子の他端への信号入力部を設けなくてすむため、構造が簡単である。

## 【 0 0 2 3 】

また、信号線スイッチング素子の入出力を並列接続して、制御配線のみを別途接続するのみであるため、スペース的にも設けやすい。

## 【 0 0 2 4 】

また、信号入力部は別のブロックの信号が供給されている状態にあるため、すでに極性反転しており、別途設ける場合のように、極性反転信号をわざわざ生成して供給する必要がなく、信号入力にかかる部品点数の増加も防ぐことができる。

## 【 0 0 2 5 】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記補助信号線スイッチング素子の、信号線と接続されていないほうの端子は、ブロックをまたいだ隣接する信号線に接続された信号線スイッチング素子の、信号線と接続されていないほうの端子が接続されているのと同じの信号入力部に電氣的に接続されていることを特徴としている。

## 【 0 0 2 6 】

上記の構成により、上記補助信号線スイッチング素子の、信号線と接続されていないほうの端子は、ブロックをまたいだ隣接する信号線に接続された信号線スイッチング素子の、信号線と接続されていないほうの端子が接続されているのと同じの信号入力部に電氣的に接続されている。言い換えれば、予行極性反転信号を上記補助信号線スイッチング素子に供給する供給元（補助反転データ供給線）が、ブロックをまたいだ隣接する信号線に接続された上記信号線スイッチング素

子に接続されている上記信号入力部である。したがって、信号入力部から隣接ブロックに入力されるデータ信号が自ブロックの予行極性反転信号の役目を兼用することができる。それゆえ、上記の構成による効果に加えて、予め供給される信号レベルが隣接ラインの正規の表示信号であるため当該信号線の正規の表示信号と同一または類似であることが多く、黒線化といった問題はさらに生じにくくなる。仮に生じる場合には、隣接ライン間で信号が異なる場合、すなわち表示状態の切り替わる境目に相当するので、視認されにくく問題にならない。

## 【 0 0 2 7 】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記補助信号線スイッチング素子の、信号線と接続されていないほうの端子は、上記信号線に接続された画素電極と同色を表示すべき画素にデータ信号を供給し、かつ隣接ブロックにあって上記信号線に最も近くに位置する別の信号線に接続された信号線スイッチング素子の、信号線と接続されていないほうの端子が接続されているのと同じ信号入力部に電氣的に接続されていることを特徴としている。

## 【 0 0 2 8 】

上記の構成により、上記補助信号線スイッチング素子の、信号線と接続されていないほうの端子は、上記信号線に接続された画素電極と同色を表示すべき画素にデータ信号を供給し、かつ隣接ブロックにあって上記信号線に最も近くに位置する別の信号線に接続された信号線スイッチング素子の、信号線と接続されていないほうの端子が接続されているのと同じ信号入力部に電氣的に接続されている。言い換えれば、予行極性反転信号を上記補助信号線スイッチング素子に供給する供給元（補助反転データ供給線）が、上記信号線に接続された画素電極と同色を表示すべき画素にデータ信号を供給し、かつ隣接ブロックにあって上記信号線に最も近くに位置する別の信号線に接続された上記信号線スイッチング素子に接続されている上記信号入力部である。したがって、信号入力部から隣接ブロックに入力される同じ色のデータ信号が自ブロックの予行極性反転信号の役目を兼用することができる。それゆえ、上記の構成による効果に加えて、予め供給される信号レベルが隣接ラインの同一色の正規の表示信号であるため当該信号線の正規の表示信号と同一または類似であることがさらに多く、黒線化といった問題は

さらに生じにくくなる。仮に生じる場合には、隣接ライン間で信号が異なる場合、すなわち表示状態の切り替わる境目に相当するので、視認されにくく問題にならない。

## 【 0 0 2 9 】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記信号線スイッチング素子は、上記補助信号線スイッチング素子より、導通時に低抵抗であることを特徴としている。

## 【 0 0 3 0 】

上記の構成により、上記信号線スイッチング素子は、上記補助信号線スイッチング素子より、導通時に低抵抗である。予め極性反転させるための補助信号線スイッチング素子は、十分に充電するに足るほどのドライブ能力を持つ必要がなく、ある程度極性反転すればよいだけである。したがって、予め極性反転させるための補助信号線スイッチング素子を、正規の極性反転信号を供給する信号線スイッチング素子と同一の大きさでしかも十分抵抗が小さくなるように大きく形成する必要がない。それゆえ、上記の構成による効果に加えて、補助信号線スイッチング素子を空間的に配置しやすい。

## 【 0 0 3 1 】

また、信号線は、予行の極性反転側とは高抵抗で接続されているのに対し、正規の書き込み側とは低抵抗で接続されているため、万一、予行の極性反転側の信号線にノイズなどが混入しても、正規側は影響を受けることなく信号入力部からの出力信号を得ることができる。このため、表示上の安定度が向上する。

## 【 0 0 3 2 】

また、信号入力部側からみた負荷も、同一の信号線スイッチング素子で接続されている場合は複数倍となり、しかも逆極性であるため信号入力部側が揺動をうけやすく、信号入力部側のドライブ IC 等のドライブ能力によっては正しく出力されなかったり、ラッチアップが生じての信号入力部側の動作不良を生じかねないが、本構造では同一瞬間での信号入力部側の見かけ上の負荷は上記の場合より小さく、これらの問題点が解決される。

## 【 0 0 3 3 】

## 【発明の実施の形態】

## 〔実施の形態 1〕

本発明の実施の一形態について図 1 および図 2 に基づいて説明すれば、以下の通りである。

## 【0034】

本実施の形態に係るアクティブマトリクス基板は、走査線、信号線、画素電極を有し、アクティブマトリクス方式で表示駆動される表示装置としての液晶表示装置であり、特に電位の揺動による表示品位の低下を防止するのに有効である。その等価回路を図 1 を参照しながら説明する。

## 【0035】

画素電極には、それぞれデータ処理部としての画素  $A_1$ 、 $B_1$ 、…が設けられるとともに、図示しない T F T（薄膜トランジスタ）等の画素スイッチング素子が接続されている。これらの画素は液晶で構成され、これらによって液晶パネルが構成され、この液晶パネルにて画像を表示する液晶表示装置が構成されている。なお、実際には、図に示した以外にも同様に多くの信号線およびそれらに対応するだけの各部材が設けられているが、ここでは、説明の便宜上簡略化し、信号線は、 $f'$ 、 $f$ 、 $a$ 、 $b$ 、 $c$ 、 $d$ 、 $e$ 、 $e'$  の 8 本のみを示し、同様に、走査線は、 $g_1$ 、 $g_2$  の 2 本のみを示す。

## 【0036】

信号線  $f'$ 、 $f$ 、 $a$ 、 $b$  により 1 つのブロック（第 1 ブロックと称する）が構成されている。また、信号線  $c$ 、 $d$ 、 $e$ 、 $e'$  により別の 1 つのブロック（第 2 ブロックと称する）が構成されている。本実施の形態においてはこのように 2 ブロックの構成について説明する。しかしこれに限定されない。すなわち、本実施の形態では、従来例と同様に 2 ブロックの構成とするが、より多いブロック数の場合も同様である。

## 【0037】

上記信号線  $f'$ 、 $f$ 、 $a$ 、 $b$ 、 $c$ 、 $d$ 、 $e$ 、 $e'$  の端部に同図に示すように信号線スイッチング素子（ $SW a$ 、 $SW b$ 、 $SW c$ 、 $SW d$  等）を設け、これら素子の他端は、外部回路を装着するための信号入力部としての信号線駆動回路 1（

ドライバIC)と電氣的に接続されており、信号線駆動回路1と該信号線スイッチング素子の間には信号線分岐部7が設けられている。信号線スイッチング素子はCMOSトランジスタで構成でき、また場合によってはNMOSトランジスタで構成することもある。また、信号線分岐部7は配線を枝分かれさせることで構成できる。

#### 【0038】

そして、これら信号線スイッチング素子は、信号線駆動回路1の出力端から出ている出力線 $s_1$ 、 $s_2$ 、 $s_3$ 、 $s_4$ と電氣的にそれぞれ接続されている。上記信号線スイッチング素子SWa等の制御端には、信号線スイッチング素子の導通・非導通を切り替える制御配線SW<sub>1</sub>およびSW<sub>2</sub>が複数のブロック毎に共通に接続されており、このように切り替えることによって、表示信号として、信号線駆動回路1からの画像信号(データ信号)を、時分割で信号線に供給するようになっている。

#### 【0039】

つまり、信号線や走査線をブロックに分け、信号線であればある走査線が選択されている間(走査線の一選択期間、一水平期間)、また走査線であれば一垂直期間を時分割して、データ信号や走査信号を各ブロックに順次印加するように、信号の印加先のブロックを時間と共に切り替えるようにしている。そのなかで、本実施の形態では、信号線をブロックに分け、走査線の一選択期間を時分割して、データ信号を各ブロックに順次印加するように、信号の印加先のブロックを時間と共に切り替えるようにしている。走査線をブロックに分けた場合は、一垂直期間を時分割して、走査信号を各ブロックに順次印加するように、信号の印加先のブロックを時間と共に切り替えるようにすればよい。

#### 【0040】

このようなブロック駆動を行う信号線駆動回路1には、図示しないn個のサンプリング回路が設けられている。ブロックの個数が上記の説明のように2個であれば、信号線の本数はそれらの積であるため2n本となる。

#### 【0041】

信号線駆動回路1内でシフトレジスタによりn個のサンプリングパルスが作ら

れ、 $n$  個のサンプリング回路にそれぞれ順次供給される。データ信号は、信号線駆動回路 1 に順次  $n$  個が入力されるに従い、上記サンプリングパルスの各タイミングで  $n$  個のサンプリング回路へそれぞれ入力され、保持される。

【0042】

これらのデータ信号は、所定のコントロール信号が示すタイミングで、各サンプリング回路から信号線分岐部 7 を経て、信号線に接続されたすべての信号線スイッチング素子の一端へ出力される。これは例えば第 1 ブロック用のデータ信号である。

【0043】

それと同時に、その間に送られてくるデータ信号が、上記シフトレジスタにより作られる新たなサンプリングパルスの各タイミングで  $n$  個のサンプリング回路へそれぞれ入力され、保持される。これらのデータ信号は、次の所定のタイミングで、各サンプリング回路から信号線分岐部 7 を経て、信号線に接続されたすべての信号線スイッチング素子の一端へ出力される。これは例えば第 2 ブロック用のデータ信号である。

【0044】

信号線駆動回路 1 から出力されたデータ信号は、制御配線  $SW_1$  や  $SW_2$  の導通信号のパルスがオン（ハイ）の期間に限り、各信号線スイッチング素子（ $SW_a$  など）を通ることができ、該当する信号線に供給される。したがって、1 水平期間内において、図 2 に示すように、まずは制御配線  $SW_1$  のみをオンにして第 1 ブロック（信号線  $b$  を含むブロック）のみにデータ信号を供給し、それが完了した後、制御配線  $SW_2$  のみをオンにして第 2 ブロック（信号線  $c$  を含むブロック）のみにデータ信号を供給する。このようにして信号線のブロック駆動を行っている。

【0045】

上記制御配線  $SW_1$  および  $SW_2$  に供給されて各制御配線から各信号線スイッチング素子に供給される導通信号（パルス）は、例えば以下のようにして供給される。すなわち、PLL（phase-locked loop）発振器でクロック CLK を生成する。このクロック CLK および、画像信号に同期した水平同期信号 HSY を、

水平カウンタでカウントし、そのカウンタの値を元に各デコーダで各パルスを作成する。各デコーダは、予め所定の値がセットされており、その値に従って各パルスを出力する。所定の値は、 $s_1$  など、 $g_2$  など、各画素や、SWa 等の個別のパラメータについて決定し、最適化しておく。

## 【 0 0 4 6 】

本実施の形態における信号線の駆動の様子を図 2 に示す。図中、SW<sub>p</sub> が補助制御配線 2 の駆動波形である。本実施の形態においては、信号線に印加するデータ信号はフレーム反転およびライン反転されており、これは後述のいずれの実施の形態においても同様である。従来例である図 7 と異なるのは、ブロックの境目に相当する信号線 b および c に、正規の信号線スイッチング素子 SW b、SW c と並列に、別の制御配線である補助制御配線 2 によって制御される補助信号線スイッチング素子 SW b 2、SW c 2 が接続されていることである。正規のデータ信号（表示信号）を信号線に供給するタイミングに先立って、補助制御配線 2 を選択する。このとき、反転信号線 3（補助反転データ供給線）には前のフレームの信号の極性とは反対の極性の信号を供給しておく。その結果、予行の極性反転として、予め信号線の極性を反転させておくことができる。これにより、後のブロックが選択された時の極性反転によって前のブロックの最端の信号線が揺動をうけて境目が視認されるという、上記の問題点は解決される。

## 【 0 0 4 7 】

なお、補助制御配線 2 も、制御配線 SW<sub>1</sub> および SW<sub>2</sub> の場合と同じような回路構成にて駆動することができる。また、反転信号線 3 から供給される信号は、信号線駆動回路 1 で信号線に印加する信号の元となる、出力の極性を決定するための極性反転の元信号（Vref）や、その電圧値を適宜増減させた波形の信号を用いることができる。

## 【 0 0 4 8 】

上記予行の極性反転時期について、より詳細に述べれば、信号線 b でデータ信号供給のための正規の極性反転期間の開始時期、終了時期をそれぞれ S b、E b とする。同じく、信号線 c でデータ信号供給のための正規の極性反転期間の開始時期、終了時期をそれぞれ S c、E c とする。また、信号線 b で、データ信号供

給のための正規の極性反転期間に先立つ、予行の極性反転期間の開始時期、終了時期をそれぞれ  $S_{bp}$ 、 $E_{bp}$  とする。同様に、信号線  $c$  で、データ信号供給のための正規の極性反転期間に先立つ、予行の極性反転期間の開始時期、終了時期をそれぞれ  $S_{cp}$ 、 $E_{cp}$  とする。なお、この定義は他の実施の形態でも同様であるとする。

## 【0049】

このとき、本実施の形態では、信号線  $b$  と信号線  $c$  とで補助制御配線 2 が共通であるため、 $E_{bp} = E_{cp}$  である。また、反転信号線 3 も共通であるため、信号線  $b$  において、反転信号線 3 から、信号線  $c$  の予行の極性反転のための予行極性反転信号が信号線  $b$  にも入力される構造となっている。このため、信号線  $b$  の正規の極性反転を良好に行うためには、この時期が重ならないようにする必要があるので、 $E_{bp} \leq S_b$  である。つまり、 $E_{cp} = E_{bp} \leq S_b$  である。

## 【0050】

さらに詳しく調べると、正規のタイミングで信号線には反転信号線 3 から書き込まれたのとは異なる電位が与えられるため、この電位差に対応した揺動を前ブロックの最端の信号線が受ける恐れがあるが、この電位差は表示信号の極性反転と比べると十分小さく、通常視認されない程度のものであることが多い。また、これが問題となる場合には、最も視認性が高くなる中間調での揺動を極力防ぐように、反転信号線 3 には中間調相当の反転信号を供給するのがよい。

## 【0051】

また、予行の補助信号線スイッチング素子が境目の双方の信号線 ( $b$  および  $c$ ) に設置されていることによって、この表示装置が画像の左右反転機能を備えている場合、すなわち画像データのスキヤニングが左右どちらからも行われ、 $SW_1$  と  $SW_2$  の選択順序が入れ替わることがある場合でも、上記効果を実現することができる。図 1 のような接続の仕方によると、 $SW_{b2}$  および  $SW_{c2}$  の制御配線および反転信号線を同図の 2、3 のように共通にしているので、配線形成領域の無駄がない。

## 【0052】

ところで、上記効果を得るためだけであれば、別の信号線スイッチング素子を

設けるのではなく、正規の制御配線および信号線を予め全体的に駆動して反転信号を供給することも考えられる。

## 【 0 0 5 3 】

これに対し、本実施の形態に係る構造では、通常の極性反転用信号とは別の信号で予行反転させるので、全ラインの極性反転にかかる消費電力の増加を抑えることができる。また、信号線駆動回路 1 としてのドライバ IC の駆動能力としてあまり大きなものは必要でない。本実施の形態の構造はこの点で有利である。また、上述した通り、反転信号線 3 には、信号線駆動回路 1 からの出力の極性を決定するための極性反転の元信号 ( $V_{ref}$ ) を与えることができるため、わざわざ反転信号を作成する必要もない。また上記のように完全に反転した黒信号ではない所定の反転信号が必要な場合には、対向電極への信号を供給したり、接地電位に固定するなどの方法も効果的である。

## 【 0 0 5 4 】

なお、ブロックが 3 つ以上ある場合には、それぞれのブロックの境目の別の補助制御配線 2 や反転信号線 3 はパネル内や外で接続されていてもよく、パネルへの信号入力部を 1 個所にしてもかまわない。

## 【 0 0 5 5 】

## 〔実施の形態 2〕

本発明の他の実施の形態について図 3 および図 4 に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。

## 【 0 0 5 6 】

本実施の形態では、等価回路である図 3 に示すように、ブロックの境目に相当する信号線 b、c のうち、正規の表示信号が供給される時期を比べた場合に、後に正規の表示信号が供給される信号線 c のほうにのみ、正規の信号線スイッチング素子  $SW_c$  と並列に、補助制御配線 2 によって制御される補助信号線スイッチング素子  $SW_{c2}$  が接続されている。正規の表示信号を信号線に供給するタイミングに先立って、別の制御配線である補助制御配線 2 を選択する。このとき、反転信号線 3 には前のフレームの信号の極性とは反対の極性の信号を供給するよう

にしている。

【 0 0 5 7 】

本実施の形態における信号線の駆動の様子を図 4 に示す。図中、 $SW_p$  が補助制御配線 2 の駆動波形である。本実施の形態の構造では、実施の形態 1 とは異なり、第 1 ブロックの正規の書き込みタイミングの間に補助制御配線 2 を選択して  $SW_c 2$  から反転信号を供給することも可能である。このことにより、極性反転信号供給用にある一定時間を所望することがないため、各ブロックの正規の信号供給期間を最大にとることができる。同時に選択していても、反転信号の供給は信号線駆動回路 1 とは別の反転信号線 3 から供給され、信号線 b と c は電氣的に分離しているため、信号線駆動回路 1 の出力にも、信号線 b を介して行われる正規の書き込みにもなんら影響を与えない。

【 0 0 5 8 】

すなわち、本実施の形態では、補助制御配線 2 ・ 反転信号線 3 は信号線 b には接続されておらず、信号線 c にのみ接続されている。このため、信号線 c の予行の極性反転時期が信号線 b の正規の極性反転時期と重なっていてもよい。信号線 c の予行の極性反転によって信号線 b が揺動を受けた後、信号線 b の正規の極性反転時期が完全にまたは部分的に存在して、極性反転すればよい。このため、本実施の形態では、 $E_{cp} < E_b$  である。

【 0 0 5 9 】

〔実施の形態 3〕

本発明のさらに他の実施の形態について図 5 に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。

【 0 0 6 0 】

本実施の形態では、等価回路である図 5 に示すように、後に選択されるブロックのうち、境目に相当する信号線 c に、正規の信号線スイッチング素子  $SW_c$  と並列に、補助信号線スイッチング素子  $SW_c 2$  が接続されており、これら二つのスイッチング素子の入出力は共通で、 $SW_c 2$  の補助制御配線は第 1 ブロックの制御配線  $SW_1$  に接続されている。信号線 c は、正規のデータ信号を信号線に供

給するタイミングに先立って、第 1 ブロックの選択期間に  $SWc2$  が導通し、このとき信号線駆動回路 1 (ドライバ IC) からの出力  $s_1$  はすでに前フレームの信号の極性とは反対の極性の信号が供給されているため、上記と同様に黒線化が防止される。

## 【 0 0 6 1 】

本構造では別の信号線スイッチング素子  $SWc2$  用に反転信号線 3、補助制御配線 2 およびその信号入力部が新たには必要ないため、領域的にも設計が容易で、構造が単純である。また、信号も予行の極性反転用に別途作成する必要がない。

## 【 0 0 6 2 】

ここで、 $SWc2$  は  $SWc$  よりも小型に設計されている。予め極性反転させるための補助信号線スイッチング素子  $SWc2$  は、十分に充電するに足るほどのドライブ能力を持つ必要がなく、ある程度極性反転すればよいだけであるため、正規の信号線スイッチング素子  $SWc$  ほど大きく設計する必要がないのである。このため、信号線 1 本あたりに信号線スイッチング素子を 2 個ずつ配置しなければならない本実施の形態においても、空間的に配置しやすい。さらに、万一極性反転側の信号線にノイズなどが混入しても、極性反転側とは高抵抗で接続されているのに対し、正規の書き込み側は低抵抗で接続されているため、正規側は影響を受けることなく信号線駆動回路 1 からの出力信号を得ることができ、表示上の安定度が向上する。

## 【 0 0 6 3 】

また、信号線駆動回路 1 側からみた負荷も、同一の信号線スイッチング素子で接続されている場合は複数倍となり、しかも逆極性であるためドライバが揺動を受けやすく、信号線駆動回路 1 のドライブ能力によっては正しく出力されなかったり、ラッチアップが生じて信号線駆動回路 1 の動作不良を生じかねないが、本構造では同一瞬間での信号線駆動回路 1 の見かけ上の負荷は上記の場合より小さく、これらの問題点が解決される。

## 【 0 0 6 4 】

本実施の形態では、実施の形態 2 同様、図 4 に示すような駆動波形であり、E

$c_p < E_b$ である。

【0065】

〔実施の形態4〕

本発明のさらに他の実施の形態について図6に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。

【0066】

本実施の形態では、等価回路である図6に示すように、後に選択されるブロックの内、境目に相当する信号線cに、正規の信号線スイッチング素子SWcと並列に、制御配線が第1ブロックの制御配線SW<sub>1</sub>に接続された信号線スイッチング素子SWc2が配置されており、その入力にあたる信号線駆動回路1（ドライバIC）側は、ブロックをまたいで隣接する信号線bの入力にあたる信号線駆動回路1の出力s<sub>4</sub>に接続されている。信号線cを予め極性反転するために供給される信号のレベルが、隣接ラインである信号線bの正規の表示信号であるため、信号線cの正規の表示信号と同一または類似であることが多く、黒線化といった問題は生じにくい。仮に生じる場合には、隣接ライン間で信号が異なる場合、すなわち表示状態の切り替わる境目に相当するので、視認されにくく問題にならない。

【0067】

但し、カラー表示に対応した表示装置の場合は、隣接信号線（b）は当該信号線（c）とは異なる色の画素に対応しているのが一般的であり、この場合は隣接ラインとの信号レベルが類似であるとは限らない。したがって、補助信号線スイッチング素子SWc2の入力側は、信号線cに対応する画素と同色の画素に対応しかつ隣接ブロックにあって信号線cに最も近くに位置する信号線に接続するのがよい。この構造によれば、予め極性反転するために供給される信号レベルが隣接する同一色の信号線の正規の表示信号であるため、当該信号線の正規の表示信号と同一または類似であることがさらに多く、黒線化といった問題は生じない。仮に生じる場合には、隣接ライン間で信号が異なる場合、すなわち表示状態の切り替わる境目に相当するので、視認されにくく問題にならない。

## 【 0 0 6 8 】

本実施の形態では、実施の形態 2 同様、図 4 に示すような駆動波形であり、 $E_{cp} < E_b$  である。

## 【 0 0 6 9 】

なお、本発明に係るアクティブマトリクス基板は、基板上に形成された複数の画素電極と、上記画素電極に個別に接続される画素スイッチング素子と、上記画素スイッチング素子を駆動する複数の走査線と、上記画素スイッチング素子を介して画素電極と接続された複数の信号線と、上記複数の信号線に個別に一端が接続された複数の信号線スイッチング素子と、上記信号線スイッチング素子の他端と電氣的に接続された信号入力部と、上記信号入力部と上記信号線スイッチング素子の間に設けられた信号線分岐部と、複数の上記信号線スイッチング素子にブロック毎に共通に接続され、上記信号線スイッチング素子の導通・非導通を切り替える制御配線とを有するアクティブマトリクス基板において、あるブロックと隣接ブロックとの境界線上の信号線が、自ブロックの制御配線により制御される信号線スイッチング素子と接続されているとともに、別の制御配線により制御される別の信号線スイッチング素子とも接続されているように構成してもよい。

## 【 0 0 7 0 】

また、本発明に係るアクティブマトリクス基板は、上記構成において、水平期間内において上記隣接ブロックの制御配線が自ブロックの制御配線よりも先に導通信号を供給される上記境界線上の信号線が、自ブロックの制御配線により制御される信号線スイッチング素子と接続されているとともに、別の制御配線により制御される別の信号線スイッチング素子とも接続されているように構成してもよい。

## 【 0 0 7 1 】

また、本発明に係るアクティブマトリクス基板は、上記構成において、上記別の制御配線は、水平期間内において自ブロックの制御配線よりも先に導通信号を供給される他ブロックの制御配線であるように構成してもよい。

## 【 0 0 7 2 】

また、本発明に係るアクティブマトリクス基板は、上記構成において、上記別

の制御配線は、水平期間において自ブロックの制御配線よりも先に導通信号を供給される、上記隣接ブロックの制御配線であるように構成してもよい。

## 【0073】

また、本発明に係るアクティブマトリクス基板は、上記構成において、上記別の信号線スイッチング素子の他端は、自ブロックの制御配線により制御される上記信号線スイッチング素子の他端と同一の信号入力部に電氣的に接続されているように構成してもよい。

## 【0074】

また、本発明に係るアクティブマトリクス基板は、上記構成において、上記別の信号線スイッチング素子の他端は、ブロックをまたいだ隣接する信号線に接続された信号線スイッチング素子の他端と同一の信号入力部に電氣的に接続されているように構成してもよい。

## 【0075】

また、本発明に係るアクティブマトリクス基板は、上記構成において、上記別の信号線スイッチング素子の他端は、上記信号線に接続された画素電極と同色を表示すべき画素に信号を供給しかつ隣接ブロックにあって上記信号線に最も近くに位置する別の信号線に接続された信号線スイッチング素子の他端と同一の信号入力部に電氣的に接続されているように構成してもよい。

## 【0076】

また、本発明に係るアクティブマトリクス基板は、上記構成において、上記信号線スイッチング素子は、上記別の信号線スイッチング素子より、導通時に低抵抗であるように構成してもよい。

## 【0077】

## 【発明の効果】

以上のように、本発明のアクティブマトリクス基板は、少なくとも2つの互いに隣接したブロックの少なくとも一方について、一水平期間内で自ブロックの制御配線よりも隣接ブロックの制御配線のほうが先に上記データ信号を供給されるブロックについて、隣接ブロックとの境界線上の自ブロック内の信号線が、自ブロックの上記制御配線とは異なる別の補助制御配線により補助導通信号の供給を

受けて制御される、自ブロックの上記制御配線により制御される上記信号線スイッチング素子とは異なる別の補助信号線スイッチング素子によって、一水平期間内で上記隣接ブロックへのデータ信号供給終了より前に、予行として、自ブロックの信号線の電圧を極性反転させる予行極性反転信号の供給を受ける構成である。

#### 【0078】

これにより、信号線を予め極性反転させることができるため、上記のように境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象がおこらない。それゆえ、ブロックの境目に周辺と同じ電位を供給したにもかかわらず周辺とは表示状態が異なるという不具合を軽減することができるという効果を奏する。

#### 【0079】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、少なくとも2つの互いに隣接したブロックでブロックの境界線上にある両方の信号線が、上記各補助信号線スイッチング素子を介して互いに同一の上記予行極性反転信号の供給を受けており、一水平期間内で、上記隣接ブロックのうち、データ信号供給開始が早いほうのブロックの信号線へのデータ信号供給開始までに、上記予行極性反転信号の供給が終了する構成である。

#### 【0080】

これにより、どちらのブロックが先にデータ信号の供給を受けても、データ信号の供給による極性反転期間と予行の極性反転期間とが重ならない。それゆえ、上記の構成による効果に加えて、画像データのスキヤニングが左右どちらからも行われ、制御配線の選択順序が入れ替わることがある場合でも、上記のように、ブロックの境目に周辺と同じ電位を供給したにもかかわらず周辺とは表示状態が異なるという不具合を軽減することができるという効果を奏する。

#### 【0081】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記補助制御配線は、水平期間において自ブロックの制御配線よりも先に導通信号を供給される他ブロックの制御配線である構成である。

## 【 0 0 8 2 】

これにより、制御配線が補助制御配線を兼用できる。それゆえ、上記の構成による効果に加えて、外部で特殊な制御信号を生成してこれを別の信号線スイッチング素子に供給する必要がなく、制御信号生成にかかる外部回路の煩雑化や制御配線のレイアウト上の問題点も生じないという効果を奏する。

## 【 0 0 8 3 】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記補助制御配線は、水平期間において自ブロックの制御配線よりも先に導通信号を供給される、隣接ブロックの制御配線である構成である。

## 【 0 0 8 4 】

これにより、補助制御配線と、隣接ブロックの制御配線とを兼用することができる。それゆえ、上記の構成による効果に加えて、別の信号線スイッチング素子の制御配線は隣接ブロックの制御配線を少しの距離だけ延伸するのみで済むため、パターンの配置が極めて容易であるという効果を奏する。

## 【 0 0 8 5 】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記補助信号線スイッチング素子の、信号線と接続されていないほうの端子は、自ブロックの制御配線により制御される上記信号線スイッチング素子の、信号線と接続されていないほうの端子が接続されているのと同じ信号入力部に電氣的に接続されている構成である。

## 【 0 0 8 6 】

これにより、信号入力部から自ブロックに入力されるデータ信号が自ブロックの予行極性反転信号の役目を兼用することができる。それゆえ、上記の構成による効果に加えて、上記別の信号線スイッチング素子の他端への信号入力部を設けなくて済むため、構造が簡単であるという効果を奏する。

## 【 0 0 8 7 】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記補助信号線スイッチング素子の、信号線と接続されていないほうの端子は、ブロックをまたいだ隣接する信号線に接続された信号線スイッチング素子の、信号線と接

続されていないほうの端子が接続されているのと同じの信号入力部に電氣的に接続されている構成である。

## 【 0 0 8 8 】

これにより、信号入力部から隣接ブロックに入力されるデータ信号が自ブロックの予行極性反転信号の役目を兼用することができる。それゆえ、上記の構成による効果に加えて、予め供給される信号レベルが隣接ラインの正規の表示信号であるため当該信号線の正規の表示信号と同一または類似であることが多く、黒線化といった問題はさらに生じにくくなるという効果を奏する。

## 【 0 0 8 9 】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記補助信号線スイッチング素子の、信号線と接続されていないほうの端子は、上記信号線に接続された画素電極と同色を表示すべき画素にデータ信号を供給し、かつ隣接ブロックにあって上記信号線に最も近くに位置する別の信号線に接続された信号線スイッチング素子の、信号線と接続されていないほうの端子が接続されているのと同じの信号入力部に電氣的に接続されている構成である。

## 【 0 0 9 0 】

これにより、信号入力部から隣接ブロックに入力される同じ色のデータ信号が自ブロックの予行極性反転信号の役目を兼用することができる。それゆえ、上記の構成による効果に加えて、予め供給される信号レベルが隣接ラインの同一色の正規の表示信号であるため当該信号線の正規の表示信号と同一または類似であることがさらに多く、黒線化といった問題はさらに生じにくくなるという効果を奏する。

## 【 0 0 9 1 】

また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記信号線スイッチング素子は、上記補助信号線スイッチング素子より、導通時に低抵抗である構成である。

## 【 0 0 9 2 】

これにより、予め極性反転させるための補助信号線スイッチング素子を、正規の極性反転信号を供給する信号線スイッチング素子と同一の大きさでしかも十分

抵抗が小さくなるように大きく形成する必要がない。それゆえ、上記の構成による効果に加えて、補助信号線スイッチング素子を空間的に配置しやすいという効果を奏する。

【図面の簡単な説明】

【図 1】

アクティブマトリクス基板の等価回路の構成例を示す説明図である。

【図 2】

図 1 のアクティブマトリクス基板を用いた駆動のタイミングチャートを示す説明図である。

【図 3】

アクティブマトリクス基板の等価回路の構成例を示す説明図である。

【図 4】

図 3 のアクティブマトリクス基板を用いた駆動のタイミングチャートを示す説明図である。

【図 5】

アクティブマトリクス基板の等価回路の構成例を示す説明図である。

【図 6】

アクティブマトリクス基板の等価回路の構成例を示す説明図である。

【図 7】

従来のアクティブマトリクス基板の等価回路の構成例を示す説明図である。

【図 8】

従来のアクティブマトリクス基板を用いた駆動のタイミングチャートを示す説明図である。

【符号の説明】

- 1 信号線駆動回路（信号入力部）
- 2 補助制御配線
- 3 反転信号線（補助反転データ供給線）
- 7 信号線分岐部

a、b、c、d、e、e'、f、f' 信号線

$g_1$ 、 $g_2$  走査線

$A_1$ 、 $B_1$ 、 $C_1$ 、 $D_1$ 、 $A_2$ 、 $B_2$ 、 $C_2$ 、 $D_2$  画素

$s_1$ 、 $s_2$ 、 $s_3$ 、 $s_4$  出力線

$SW_1$ 、 $SW_2$  制御配線


$SW_a$ 、 $SW_b$ 、 $SW_c$ 、 $SW_d$  信号線スイッチング素子

$SW_{b2}$ 、 $SW_{c2}$  補助信号線スイッチング素子


$SW_p$  補助導通信号

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】



【図 8】



【書類名】 要約書

【要約】

【課題】 ブロック駆動を行うアクティブマトリクス基板で画像を表示する場合に、ブロックの境目に周辺と同じ電位を供給したにもかかわらず周辺とは表示状態が異なる不具合を軽減する。

【解決手段】 一水平期間内で後に導通信号を供給される第2ブロックについて、隣接する第1ブロックとの境界線上の信号線cが、制御配線 $SW_2$ とは異なる別の補助制御配線2により制御される、信号線スイッチング素子 $SW_c$ とは異なる別の補助信号線スイッチング素子 $SW_c2$ によって、反転信号線3から、一水平期間内で、予行として自ブロックの信号線の電圧を極性反転させる予行極性反転信号の供給を受ける。これにより、信号線cを正規の極性反転の前に予め極性反転させる。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号 [000005049]

1. 変更年月日	1990年 8月29日
[変更理由]	新規登録
住 所	大阪府大阪市阿倍野区長池町22番22号
氏 名	シャープ株式会社